Категория:Verilog - История изменений

Dneprov D в 09:12, 25 сентября 2017

2017-09-25T09:12:23Z

Dneprov D в 10:53, 9 ноября 2016

2016-11-09T10:53:52Z

Dneprov D: Новая страница: «'''''Verilog HDL''''' ''(англ. Verilog Hardware Description Language)'' — это язык описания аппаратуры, используемый д…»

2016-11-09T10:53:32Z

Новая страница: «'''''Verilog HDL''''' ''(англ. Verilog Hardware Description Language)'' — это язык описания аппаратуры, используемый д…»

Новая страница

'''''Verilog HDL''''' ''(англ. Verilog Hardware Description Language)'' — это язык описания аппаратуры, используемый для описания и моделирования электронных систем.

Verilog HDL, не следует путать с VHDL (конкурирующий язык), наиболее часто используется в проектировании, верификации и реализации (например, в виде СБИС) аналоговых, цифровых и смешанных электронных систем на различных уровнях абстракции.

← Предыдущая		Версия 09:12, 25 сентября 2017
Строка 1:		Строка 1:
		+	[[File:processor_cpu_upgrade_installation_chip_robot_5633_1024x600.jpg\|right\|400px]]
		+
	'''''Verilog HDL''''' ''(англ. Verilog Hardware Description Language)'' — это язык описания аппаратуры, используемый для описания и моделирования электронных систем.		'''''Verilog HDL''''' ''(англ. Verilog Hardware Description Language)'' — это язык описания аппаратуры, используемый для описания и моделирования электронных систем.

← Предыдущая		Версия 10:53, 9 ноября 2016
Строка 2:		Строка 2:

	Verilog HDL, не следует путать с VHDL (конкурирующий язык), наиболее часто используется в проектировании, верификации и реализации (например, в виде СБИС) аналоговых, цифровых и смешанных электронных систем на различных уровнях абстракции.		Verilog HDL, не следует путать с VHDL (конкурирующий язык), наиболее часто используется в проектировании, верификации и реализации (например, в виде СБИС) аналоговых, цифровых и смешанных электронных систем на различных уровнях абстракции.
		+
		+
		+	[[Категория:Разработка]]